本页内容
光走上晶圆之后腾出来的位置
2026年8月31日，SEMI与硅光子联盟在SEMICON Taiwan合办的国际论坛上，担任主席的台积电先进封装技术主管表示，光收发器的底层架构已经改变，硅光子成为主流形态。他预计2027年其市占率将超过50%，并把共同封装光学（CPO）视为硅光子最终走向的形态。同场公布的数字显示，光收发器营收在2025年同比增长25%，2026年预计再增长50%。100G以上的高速区间在2024年翻了一倍，2025年又增长60%（工商时报）。
站在晶圆厂里看，变化很直接。过去做在晶圆上的是处理电子的器件，现在同一片晶圆还要做出波导、调制器和光栅耦合器这类光器件。硅光子工艺工程师负责的，就是制造这些光器件的单位工艺。
四家晶圆代工在同一年站上同一条线
台积电已把名为COUPE的硅光子整合平台推进量产阶段，用SoIC把电子芯片与光芯片做三维堆叠，再与CoWoS封装衔接。联电从新加坡12英寸厂交付了首批量产硅光子晶圆，自有的12英寸平台目标定在2027年，并与SILITH Technology共同开发每通道400G的纯硅光子方案。格芯在2025年收购新加坡的Advanced Micro Foundry，并入其Fotonix平台以支撑共同封装光学。高塔半导体则把新潟县新井厂转为12英寸硅光子与先进封装平台，同时扩充富山县鱼津第7厂，量产目标定在2027年第四季度（TrendForce）。
存储厂商则从另一侧切入。三星电子推出基于300mm工艺的硅光子代工平台，先从光子集成电路做起，调制器做到每通道224Gbps，四通道即800Gbps，八通道即1.6Tbps。其路线图是2027年推出光引擎、2028年混合铜键合、2029年提供交钥匙的CPO服务，并强调HBM、代工、封装与硅光子都在同一家公司内。不过英特尔与意法半导体更早就在生产光子集成电路，早期客户能拿下多少仍待观察（TheElec）。
管制图上多出来的一行光学参数
工艺工程师原本盯着的是膜厚、线宽和缺陷，现在旁边多了光学量。
- 波导损耗：刻蚀侧壁的粗糙度会直接变成信号衰减。线边缘粗糙度不再体现为良率，而是体现为光的强弱。
- 耦合效率：光栅耦合器与端面耦合器的对准窗口非常窄，光刻套刻误差会直接变成耦合损耗。
- 调制器特性：消光比、插入损耗与带宽，掺杂分布和电极形状直接作用在这几项上。
- 热稳定性：硅的折射率随温度变化，采用环形谐振腔的结构会因升温而使工作波长漂移。
- 键合精度：电子芯片与光芯片堆叠时的对准精度，越靠近CPO，这一项的权重越大。
量测方式也随之改变。用光探针在晶圆上扫描波长，把得到的光谱放上管制图。看晶圆面内工作波长的漂移分布，反推是哪一道工序的膜厚出了偏差，这是这个岗位的日常。
从电子工艺跨到光工艺的路径
入口有三条。一是在晶圆厂负责刻蚀或薄膜模块的工艺工程师，二是光学或光电子专业出身的人，三是在光模块厂做过组装与测试的人。第一条最常见，单位工艺的直觉可以整套沿用，需要新学的只是光学那套语言。而从光模块的组装测试转过来的人，对耦合与封装环节的手感往往更快派上用场。
要补的知识是波导理论、耦合模理论和半导体光调制原理。本科高年级或研究生一个学期的光电子课程，就足以在现场把话说清楚。工具是光学仿真器和光器件版图设计环境，进了产线还要加上晶圆级光学量测设备。
也有还没定下来的事。CPO以多快的速度替代可插拔光模块、标准封装形态最后落在哪一种、光学对准工序由晶圆厂还是封装厂承担，各家公司的做法都不一样。
学生现在就能动手的，是用开源的光子设计工具画一条波导，丢进仿真器跑一次。损耗如何随长度累积、弯曲半径收紧到哪里光会开始泄漏，跑这一次就都看得到。