本頁內容
光走上晶圓之後空出來的位置
2026年8月31日，SEMI與矽光子聯盟在SEMICON Taiwan合辦的矽光子國際論壇上，擔任主席的台積電先進封裝技術主管指出，光收發器的底層架構正在轉變，矽光子已成為主流型態。他預期2027年市占率有望超過50%，並把共同封裝光學（CPO）視為矽光子最終體現的形態。同場公布的數字顯示，光收發器營收在2025年較前一年成長25%，2026年預期再成長50%。100G以上的高速區間在2024年翻倍，2025年又成長60%（工商時報）。
站在晶圓廠裡看，改變很直接。過去做在晶圓上的是處理電子的元件，現在同一片晶圓還要做出波導、調變器與光柵耦合器這類光元件。矽光子製程工程師負責的，就是製造這些光元件的單位製程。
四家晶圓代工在同一年站上同一條線
台積電已把名為COUPE的矽光子整合平台推進量產階段，以SoIC把電子晶片與光晶片做三維堆疊，再與CoWoS封裝銜接。這條路線讓台灣的製程與封裝人力同時被拉進來，因為兩邊在同一個平台上交會。聯電從新加坡12吋廠交付了首批量產矽光子晶圓，自有的12吋平台目標放在2027年，並與SILITH Technology共同開發每通道400G的純矽光子方案。格芯在2025年併購新加坡的Advanced Micro Foundry，併入其Fotonix平台以支撐共同封裝光學。高塔半導體則把新潟縣新井廠轉為12吋矽光子與先進封裝平台，同時擴充富山縣魚津第7廠，量產目標訂在2027年第四季（TrendForce）。
記憶體廠則從另一側切入。三星電子推出以300mm製程為基礎的矽光子代工平台，先從光子積體電路做起，調變器做到每通道224Gbps，四通道即800Gbps，八通道即1.6Tbps。其路線圖是2027年推出光引擎、2028年混合銅接合、2029年提供整包的CPO服務，並強調HBM、代工、封裝與矽光子都在同一家公司內。不過英特爾與意法半導體更早就在生產光子積體電路，早期客戶能拿下多少還要再看（TheElec）。
管制圖上多出來的一行光學參數
製程工程師原本盯著的是膜厚、線寬與缺陷，現在旁邊多了光學量。
- 波導損耗：蝕刻側壁的粗糙度會直接變成訊號衰減。線邊緣粗糙度不再只反映良率，而是反映光的強弱。
- 耦合效率：光柵耦合器與端面耦合器的對準窗口非常窄，微影疊對誤差會直接變成耦合損耗。
- 調變器特性：消光比、插入損耗與頻寬，摻雜分布與電極形狀直接作用在這幾項上。
- 熱穩定性：矽的折射率會隨溫度變動，採用環形共振腔的結構會因升溫而使工作波長偏移。
- 接合精度：電子晶片與光晶片堆疊時的對準精度，越接近CPO，這一項的比重越大。
量測方式也跟著改變。用光探針在晶圓上掃描波長，把得到的光譜放上管制圖。看晶圓面內工作波長的偏移分布，回推是哪一道製程的膜厚跑掉了，這是這個位子的日常。
從電子製程跨到光製程的路徑
入口有三條。一是在晶圓廠負責蝕刻或薄膜模組的製程工程師，二是光學或光電子科系出身的人，三是在光通訊模組廠做過組裝與檢測的人。第一條最常見，單位製程的手感可以整套沿用，要新學的只有光學那套語言。台灣的供應鏈把晶圓製造、先進封裝與光模組放在同一條島內鏈路上，所以這三條入口彼此之間的轉換也比其他地方短。
要補的知識是波導理論、耦合模理論與半導體光調變原理。大學高年級或研究所一個學期的光電子課程，就足以在現場把話說清楚。工具是光學模擬器與光元件佈局設計環境，進了產線還要再加上晶圓級光學量測設備。
也有還沒定下來的事。CPO以多快的速度取代可插拔光模組、標準封裝型態最後落在哪一種、光學對準製程由晶圓廠還是封裝廠承接，各家公司的做法都不一樣。
學生現在就能動手的，是用開源的光子設計工具畫一條波導，丟進模擬器跑一次。損耗如何隨長度累積、彎曲半徑收緊到哪裡光會開始外洩，跑這一次就都看得到。