為什麼這個領域重要

2026年6月25日，IBM公開了世界首個低於1奈米的晶片技術：0.7奈米（7埃）節點，在一塊指甲大小的晶片上塞進近千億個電晶體，密度約為它2021年發表的2奈米晶片的兩倍。重點在於，它不再把電晶體削得更小，而是把它們三維堆疊起來，IBM稱之為「奈米堆疊」架構。公司宣稱相較2奈米效能最高提升50%，或能效最高提高70%，並預估量產最快還需五年。這不是一塊馬上就能買到的晶片，而更像一次演示：摩爾定律已終結的說法之外，路其實還開著。

值得留意的是，這樣的晶片已經無法只靠人手繪製。把千億個電晶體佈局、繞線，並在1奈米以下逐一驗證漏電流與發熱，離開EDA（電子設計自動化）軟體就無從談起。節點越精細，設計自動化工具所佔的比重就越大。事實上，晶片設計工時的60%到70%花在驗證上，而這套驗證越來越靠程式碼與自動化演算法來支撐。當分析師估計這個產業到2030年還需要超過一百萬名從業者時，他們描述的不只是直接接觸晶圓的製造工程師，還有用程式碼駕馭矽的軟體與EDA工程師——後者的需求同樣在急速膨脹。在台灣，這股需求尤其明顯。

所需技能

這份工作，單憑硬體或軟體任何一方的語言都搆不著。先要打好數位電路與計算機結構的底子：用Verilog、VHDL或SystemVerilog描述RTL，並讀懂合成與時序在哪裡崩。在台灣與香港市場，這類能力直接用在台積電、聯發科、聯詠，以及新創的加速器設計現場。不少工程師從軟體後端轉過來，而轉過來後最快做出價值的路，就是驗證與自動化。

驗證工程師眼下最為稀缺：能用SystemVerilog和UVM（通用驗證方法論）撰寫測試平台、補齊覆蓋率，並搭配AI驅動的缺陷預測工具的人。在此之上，還要有超越「只會用EDA工具」的層次、用腳本把整條設計流程自動化的能力——用Python和Tcl把合成、佈局繞線、驗證的流水線串起來，再解析工具吐出的數十GB日誌，揪出瓶頸。近年AI驅動的EDA開始進場，用機器學習處理佈局最佳化或迴歸測試篩選的那雙手，價值也水漲船高。只在一根軸上深挖並不夠；既有讀懂電路的眼力、又握著自動化程式碼的人，才站在這個位置的中心。

職業路徑

初級工程師通常從驗證的一小片或EDA流程的某一段入手。為某個模組寫測試平台、補齊覆蓋率，或調試合成與時序腳本，在過程中摸清工具鏈究竟如何流轉。這一階段的核心，是用手學會晶片如何在程式碼之上被驗證、設計又在哪裡崩裂。晶圓代工廠與無晶圓廠的驗證團隊、EDA廠商（新思、益華、西門子），以及加速器新創公司，是主要的起跑線。

升到資深，重心從單個模組移向設計整套驗證方法論與自動化基礎設施。你為新晶片制定驗證策略、搭建迴歸環境，並判斷AI工具該嵌入流程的哪一環。再往上是EDA與方法論架構師，在設計週期早期就拍板：下一代節點需要哪些工具與流程，並在矽團隊與軟體團隊之間為雙方的約束做翻譯。正如IBM的0.7奈米所展示的，低於1奈米的晶片，若沒有自動化工具在底下托著便無法繪出。節點越小，打造並駕馭這些工具的手就越值錢。如今半導體與軟體不再分家而被擰成一股流，能把兩者之間填上的工程師，會最先被需要。